# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-055092

(43) Date of publication of application: 27.02.1996

(51)Int.CI.

GO6F 15/16

GO6F 9/38

GO6F 9/46

(21)Application number: 06-188147

(71)Applicant: NEC CORP

(22)Date of filing:

10.08.1994


(72)Inventor: MOTOMURA MASATO

TORII ATSUSHI

# (54) PROCESSOR SYSTEM AND ITS CONTROL METHOD

### (57)Abstract:

PURPOSE: To provide a dynamic parallelism control mechanism and its control method which extract the excessive parallelism to prevent the degradation of performance with respect to the processor system which makes the thread fork to another processor by a fork instruction to perform the parallel processing. CONSTITUTION: A thread management means 121 is provided besides plural processors 101 to realize the processor system. The thread management means 121 is provided with a load state table 109, and this table 109 consists of plural load state counters 108 which show the load states of processors 101. Load state counters 108 are accessed to find the dynamic load states of processors 101, and they are used to control the parallelism.



## **LEGAL STATUS**

[Date of request for examination]

10.08.1994

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2684993

[Date of registration]

15.08.1997

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

# (12) 特 許 公 報 (B 2)

(11)特許番号

# 第2684993号

(45)発行日 平成9年(1997)12月3日

(24) 登録日 平成9年(1997) 8月15日

(51) Int.Cl.*	識別紀号	庁内整理番号	FI		技術表示箇所
G06F 15/16	380		G06F 15/16	380Z	
9/38	310		9/38	310J	
9/46	3 4 0		9/46	340D	

請求項の数9(全 9 頁)

(21) 出願番号	<b>特颐平6-188147</b>	(73) 特許権者	000004237
(22) 出顧日	平成6年(1994)8月10日		日本電気株式会社 東京都港区芝五丁目7番1号
		(72)発明者	本村 英人
(65)公阴番号	特別平8-55092		東京都港区芝五丁目7番1号 日本電気
(43)公開日	平成8年(1996)2月27日		株式会社内
		(72)発明者	路
			東京都港区芝五丁目7番1号 日本電気
			株式会社内
		(74)代理人	<b>护理士 京本 直樹 (外2名)</b>
		審査官	石井 茂和
		(56)参考文献	特開 平3−40034 (JP, A)
			特開 平5−313922 (JP, A)
			特別 昭58-66633 (JP, A)

#### (54) 【発明の名称】 プロセッサシステムとその制御方法

# (57)【特許請求の範囲】

【 請求項1 】複数の命令から構成されるスレッドを外部 ヘフォークするスレッドフォーク手段と、外部からフォークされた前記スレッドを発行するスレッド発行手段 と、発行された前記スレッド内の複数の前記命令を順次 処理する命令パイプラインとを備え、スレッドのフォークを指示するフォーク命令を制御方法として備えたプロセッサを複数個用い、ある前記プロセッサにおいて前記フォーク命令を実行することにより前記スレッドフォーク手段を介して前記スレッドをフォークし、別の前記プロセッサにおいてフォークされた前記スレッドを前記スレッド発行手段を介して発行して前記スレッドを前記スレッド発行手段を介して発行して前記スレッドの複数の前記命令を前記命令パイプラインで実行することにより並列処理を実現するプロセッサンステムであって、これら複数個の前記プロセッサ間でスレッド管理手段を共有

2

し、前記スレッド管理手段は前記プロセッサシステムの 負荷状態を示す負荷状態カウンタを保有し、しかもプロ セッサの命令セットの一部としてスレッドの数を制限す る命令を組み込み、この命令を用いて前記スレッド管理 手段を駆動することを特徴とするプロセッサシステム。 【 請求項2 】プロセッサの命令セットの一部としてスレ ッドの数を制限する命令として、少なくともカウンタロ ック命令、カウンタアンロック命令を有する請求項1 記 載のプロセッサシステム。

【 請求項3 】 請求項1 に記載のプロセッサシステムの制御方法であって、負荷状態カウンタロック命令を規定し、ある前記プロセッサが前記負荷状態カウンタロック命令を実行することにより、当該の前記プロセッサが前記スレッド 管理手段内の前記負荷状態カウンタをロックし、他の前記プロセッサが前記負荷状態カウンタの値を

変更できないよう にすることを特徴とするプロセッサシ ステムの制御方法。

【 請求項4 】請求項1 に記載のプロセッサシステムの制御方法であって、負荷状態カウンタアンロック命令を規定し、ある前記プロセッサが前記負荷状態カウンタアンロック命令を実行することにより、当該の前記プロセッサが前記スレッド管理手段内の前記負荷状態カウンタをアンロックし、他の前記プロセッサが前記負荷状態カウンタの値を変更できるようにすることを特徴とするプロセッサシステムの制御方法。

【 請求項5 】請求項1 に記載のプロセッサシステムの制御方法であって、前記フォーク命令を実行することにより前記プロセッサが前記スレッドフォーク手段を介して前記スレッドをフォークする際に、前記負荷状態カウンタをアンロックすることを特徴とするプロセッサシステムの制御方法。

【 請求項6 】 請求項1、3、4または5 に記載のプロセッサシステムの制御方法であって、前記フォーク命令を実行することにより前記プロセッサが前記スレッドフォーク手段を介して前記スレッドをフォークする際に前記 20 負荷状態カウンタの値を増やすことと、ある前記プロセッサが前記スレッドの実行を終了する際に前記負荷状態カウンタを減じることを特徴とするプロセッサシステムの制御方法。

【 請求項7 】請求項1 、3 、4 、5 または6 に記載のプロセッサシステムの制御方法であって、前記フォーク命令を実行することにより前記プロセッサが前記スレッドフォーク手段を介して前記スレッドをフォークする際に、前記スレッド管理手段を排他的に参照し、前記負荷状態カウンタの値が一定の負荷状態以下を示しているか 30 どうかを条件として前記スレッドのフォークが可能かどうかを判定し、フォークが可能な場合は前記スレッドのフォークを行ない、フォークが不可能な場合は当該する前記プロセッサ上で前記スレッドを逐次的に実行することを特徴とするプロセッサシステムの制御方法。

【 請求項8 】 請求項1、3、4、5、6または7に記載のプロセッサシステムの制御方法であって、前記フォーク命令を実行することにより前記プロセッサがスレッドをフォークする際に、フォークされた前記スレッドが前記プロセッサシステムを構成する複数の前記プロセッサ 40のうちどの前記プロセッサで実行されるかを、前記負荷状態カウンタの値を参照することにより、前記スレッド管理手段が決定することを特徴とするプロセッサシステムの制御方法。

【 請求項9 】 請求項1、3、4、5、6、7または8に 記載のプロセッサシステムの制御方法であって、スレッド確保命令を規定し、前記スレッド確保命令を実行する ことにより、前記プロセッサが前記スレッド管理手段を 参照して前記スレッドをフォークすることが可能かどう かを確認し、可能である場合は前記スレッド管理手段内 50 の前記負荷状態カウンタの値を増やすことを特徴とする プロセッサシステムの制御方法。

#### 【発明の詳細な説明】

#### [0001]

【 産業上の利用分野】本発明は情報処理システムの中核をなすプロセッサに関し、更に複数のプロセッサ間でスレッドをフォークしながらプログラムの並列処理を実行するプロセッサシステムに関する。

#### [0002]

【 従来の技術】一般に、プロセッサは、命令列で構成さ れるプログラムから一つの命令を読み込み、その命令を 解釈して指示された処理を実行する、という手順を繰り 返すことにより、プログラムが意図するところの全体処 理を実現する。この際、プログラムの実行に必要なデー タは適宜、命令の指示に従いながらメモリ 装置から 読み 込まれ、あるいは実行結果がメモリ装置に書き込まれ る。従来技術としてのプロセッサの基本的な動作は、こ のようにプログラム内に記述された命令の指示に従って 内部的な処理を順次行なっていくものであり、このよう な処理を担当する部分を命令パイプラインと総称する。 【0003】一方、このようなプロセッサを使用してプ ロセッサシステムを構成するにあたっては、上記のよう な命令パイプラインによる内部的な動作の他に、プロセ ッサの外部に接続された機器の制御を行なうため、ある いは外部の機器からの制御を受け入れるために外部とプ ロセッサ間のインタフェースを設ける必要がある。プロ セッサから外部機器の制御を行なう従来技術としては、 メモリマップドI/O方式や、特殊命令による制御方式 が知られている。一方、外部からプロセッサの制御を行 なう 従来技術としては、割り 込み処理技術が知られてい る。これらの従来技術についてはコンピュータ科学の教 科書、例えば"Computer Organizat ion & Design: The Hardwar e Software Interface", Dav id Patterson and John Hen nessy, Morgan Kaufmann Pub lishers Inc.p. 566などに詳しく記載 されている。

【0004】一般に、プロセッサに対して外部より割り込みが通知されると、ユーザープログラムから割り込み処理用のプログラム(割り込みハンドラと呼ばれる)へと当該プロセッサ上の実行プログラムが切り替わり、割り込みハンドラが通知された割り込みに対応した処理を行ない、元のユーザープログラムに戻るかまたは必要に応じて更に別のプログラムを起動する、といった手順が実行される。このように実行するプログラムが切り替わるため、これにともなってプログラムの実行環境自体も切り替わる。ここでプログラムの実行環境とはレジスタファイルに記憶されているデータやプログラムカウンタ、あるいはプロセスコントロールブロックの中身など

であり、切り替わり時には、後ほど再度使用するため に、これらの実行環境をメモリ装置内に退避する必要が ある。このようなオーバーヘッドが存在するため、割り 込み処理は一般には長大な時間を有することが知られて いる。このような問題については、"The Inte raction of Architecture a nd Operating System Desig n", Proceedings of Fourth International Conference on Architectual Support f 10 or Programming Languages and Operating Systems, pp. 108-120, Thomas E. Anderso n, Henry M. Levy, Brian N. Be rshadand Edward D. Lazowsk a などに詳しく 記載されている。

【0005】一方、複数のプロセッサを用いて並列処理 を実現するプロセッサシステムにおいては、プロセッサ 間の通信が頻繁に行なわれる。これは処理の分担を図る ための通信や同期をとるための通信が多発するためであ 20 る。従来のプロセッサを使用したプロセッサシステムで は上記のプロセッサ間通信を割り 込み処理技術を用いて 実現していた。このため、プロセッサ間通信処理に大き なオーバーヘッド が存在し、これが並列処理により 性能 を向上する上でのボトルネックとなってしまっていた。 【0006】このような問題を解決するため、従来技術 の一つとしてマルチスレッドアーキテクチャと呼ばれる プロセッサのアーキテクチャが提案されている。ここで スレッドとは複数の命令から構成される命令列であり、 一つのプログラムは複数のスレッドの集合として定義さ れるものとする。マルチスレッドアーキテクチャにおい ては、スレッド単位で処理を複数のプロセッサに分割 し、これらのスレッドを並列に処理する。このために、 マルチスレッドアーキテクチャは、一般に、あるプロセ ッサ上で実行されているスレッドが別のプロセッサ上に 新たにスレッドを生成するための機構及び命令、更には あるプロセッサ上で実行されているスレッドと別のプロ セッサ上で実行されているスレッドとの間で同期をとる ための機構及び命令などを特徴として備えている。本発 明はスレッド 生成に関する新規技術を提案するものであ 40 るので、以下ではマルチスレッドアーキテクチャの技術 について説明する。

【 0007 】図8 に従来技術のマルチスレッドアーキテクチャに基づくプロセッサシステムの構成例を示す。図8 においてプロセッサシステムは複数のプロセッサ8 1 から構成されており、それぞれのプロセッサ8 1 は命令パイプライン8 5 とフォークメッセージ生成装置8 4、フォークメッセージ記憶装置8 3 から構成される。

【 0008 】ここで他のプロセッサ81 上に新たなスレッドを生成することを「スレッドをフォークする」と呼 50

ぶことにする。各プロセッサ81のアーキテクチャはフォーク命令をその命令セットの中に備えている。ここでフォーク命令とは、スレッドのフォークを指示する命令であり、この命令をあるプロセッサ81の命令パイプライン85で実行することによりスレッドがフォークされる。一般に、フォーク命令は、(1)どのプロセッサ81にスレッドをフォークするか、(2)どのようなスレッドをフォークするか、また(3)どのようなデータに対する処理をフォークするか、などに関する指示を引数として与えられる命令である。一般に(1)の指示はプロセッサの番号をダイレクトに与えるか、あるいは別の引数の値を解釈するなどの手段により与えられる。

(2)の指示はスレッドの先頭命令アドレス、(3)の 指示は当該スレッドが使用するスタック領域の先頭アド レスとして与えられることが多い。

【 0009】あるプロセッサ81上でフォーク命令が実 行されると、フォークメッセージがフォーク先として指 定されたプロセッサ81にメッセージ伝達線86を介し て送られ、当該プロセッサのフォークメッセージ記憶装 置83に受信され、格納される。フォークメッセージは フォーク命令の引数として与えられた情報を含むメッセ ージである。フォークメッセージを受信したプロセッサ 81は、フォークメッセージ記憶装置83でフォークメ ッセージを解釈し、命令パイプライン85を用いて指定 されたスレッドの実行を開始する。一般に、フォークメ ッセージを受信したプロセッサ81が他のスレッドを実 行中の場合が考えられる。このような場合に対応するた め、フォークメッセージ記憶装置83は複数のフォーク メッセージを記憶できる機構を持つ必要がある。すなわ ち、プロセッサ81上であるスレッドの実行が終了する と、スレッドメッセージ記憶装置83に記憶された複数 のフォークメッセージの中から 一つをあるスケジュール 規則に従って遊び、選ばれたフォークメッセージにより 指定されたスレッドの実行を命令パイプライン85を用 いて開始する。ここでスケジュール規則とは、単純なフ ァースト インファースト アウト やラスト インファースト アウト に基づく ものなどや、 プライオリティレベルなど によるものなどがある。

【0010】以上簡単に説明したマルチスレッドアーキテクチャの代表的な例としては、" \* T. A Multi-threaded Massively Parallel Architecture", Proceedings of 19thInternational Symposium on Computer Architecture, R. S. Nikhil, G. M. Papadopoulos and Arvind, pp. 156-167で発表されているアーキテクチャが挙げられる。なお、本アーキテクチャにおいては、上記フォーク命令をスタート命令と呼んでいる。【0011】以上説明したようなマルチスレッドアーキ

テクチャは、複数のプロセッサ間で並列処理を行なう際 に、プロセッサ問通信のオーバーヘッドを大幅に削減す ることが出来る。このためより 粒度の細かい単位で処理 を分割し、プログラムに存在する細かい粒度の並列性を 有効に利用することが出来る、という利点がある。

#### [0012]

【 発明が解決しようとする課題】以上従来の割り 込み処 理技術と比べた場合のマルチスレッドアーキテクチャ技 術の利点を説明したが、この技術にも大きな欠点があ る。それは並列性の制御が困難であるという点である。 【0013】図8から明らかなように、従来技術のマル チスレッドアーキテクチャではあるプロセッサ81 がス レッドをフォークすると、受信側のプロセッサ81は対 応するフォークメッセージを受信し、格納する以外の手 順をとることが出来ない。すなわち送信側のプロセッサ 81は一方的にフォークメッセージを送ることができ、 一方受信側のプロセッサ81は否応なくこれを受信しな ければならない。例えば繰り返し数が巨大なループの各 イテレーションをスレッドとしてフォーク するよう な場 合などから 明らかなよう に、このよう なアーキテクチャ 20 上の制約は不必要な並列性を抽出してしまうという 状況 を招き、以下のような点で性能が低下してしまうことに なる。

【 0014】・フォークメッセージ記憶装置81 はある 一定数のフォークメッセージしか記憶できない。上記の ような原因によりこの数を越えるフォークメッセージを 受信することを余儀なくされた場合、割り込み処理など により、フォークメッセージ記憶装置81内に記憶され たフォークメッセージをメインメモリに退避する必要が 生じる。これは大きなオーバーヘッドとなる。

【0015】・大量のスレッドがフォークされた場合、 多く のスレッド はかなり 後になるまで実行されることが ない。よって、これらのスレッドと同期をとる必要があ るスレッドは長い時間同期待ちをしてしまうことにな る。これによりプロセッサの有効利用率が低下し、処理 性能が低下してしまう。

【0016】なお上では説明を割愛したが、従来技術の ままでも、フォークをしても性能の向上が見込めない場 合、割り込み処理によりフォークをキャンセルするなど の方法により 送信側が一方的にフォークするという 状況 40 を改めることが出来る。しかし、このような方法では割 り込み処理によるオーバーヘッドが大きいため、いずれ にしろ性能の低下は避けることが出来ない。

【0017】以上説明したように、従来技術のマルチス レッドアーキテクチャに基づく プロセッサを用いたプロ セッサシステムにおいては、並列性を制御することが困 難なため、プロセッサシステムの負荷状況によっては、 それぞれのプロセッサを有効利用するために必要とされ る以上にスレッドをフォークしてしまうことにより、却 って性能低下を招くという問題が生じる。

【0018】本発明の目的は、動的な並列性制御手段と

その制御方法を提案することによってこれらの問題を解 決し、スレッドを利用した並列処理の実行を効率化する プロセッサ及びプロセッサシステムを提供することにあ る。

#### [0019]

【 課題を解決するための手段】本発明によるプロセッサ 及びプロセッサシステムは、複数の命令から構成される スレッドを外部へフォークするスレッドフォーク手段 と、外部からフォークされた前記スレッドを発行するス レッド発行手段と、発行された前記スレッド内の複数の 前記命令を順次処理する命令パイプラインとを備え、ス レッドのフォークを指示するフォーク命令を制御方法と して備えたプロセッサを複数個用い、ある前記プロセッ サにおいて前配フォーク命令を実行することにより 前記 スレッドフォーク 手段を介して前記スレッドをフォーク し、別の前記プロセッサにおいてフォークされた前記ス レッドを前記スレッド発行手段を介して発行して前記ス レッドの複数の前記命令を前記命令パイプラインで実行 することにより 並列処理を実現するプロセッサシステム であって、これら複数個の前記プロセッサ間でスレッド 管理手段を共鳴し、前記スレッド管理手段は前記プロセ ッサシステムの負荷状態を示す負荷状態カウンタを保有 することを特徴とするプロセッサシステムとして构成さ

【 0020 】本発明のプロセッサ及びプロセッサシステ ムにおいて、本発明の第1のプロセッサの制御方法は負 荷状態カウンタロック命令を規定し、ある前記プロセッ サが前記負荷状態カウンタロック命令を実行することに より、当該の前記プロセッサが前記スレッド管理手段内 の前記負荷状態カウンタをロックし、他の前記プロセッ サが前記負荷状態カウンタの値を変更できないよう にす ることを特徴とする前記プロセッサの制御方法を用い、 また負荷状態カウンタアンロック命令を規定し、ある前 記プロセッサが前記負荷状態カウンタアンロック 命令を 実行することにより、当該の前記プロセッサが前記スレ ッド 管理手段内の前記負荷状態カウンタをアンロック し、他の前記プロセッサが前記負荷状態カウンタの値を 変更できるようにすることを特徴とする前記プロセッサ の制御方法を用い、前記フォーク命令を実行することに より 前記プロセッサが前記スレッドフォーク 手段を介し て前記スレッドをフォークする際に、前記負荷状態カウ ンタをアンロックすることを特徴とする前記プロセッサ の制御方法を用いる。

【0021】本発明のプロセッサ及びプロセッサシステ ムにおいて、本発明の第2のプロセッサの制御方法は前 記フォーク 命令を実行することにより 前記プロセッサが 前記スレッドフォーク手段を介して前記スレッドをフォ ークする際に前記負荷状態カウンタの値を増やすこと

と、ある前記プロセッサが前記スレッドの実行を終了す

る際に前記負荷状態カウンタを減じることを特徴とする 前記プロセッサシステムの制御方法を用いる。

【 0022】本発明のプロセッサ及びプロセッサシステムにおいて、本発明の第3のプロセッサの制御方法は前記フォーク命令を実行することにより前記プロセッサが前記スレッドフォーク手段を介して前記スレッドをフォークする際に、前記スレッド管理手段を排他的に参照し、前記負荷状態カウンタの値が一定の負荷状態以下を示しているかどうかを条件として前記スレッドのフォークが可能かどうかを判定し、フォークが可能な場合は前にスレッドのフォークを行ない、フォークが不可能な場合は当該する前記プロセッサ上で前記スレッドを逐次的に実行することを特徴とする前記プロセッサの制御方法を用いる。

【 0023】本発明のプロセッサ及びプロセッサシステムにおいて、本発明の第4のプロセッサの制御方法は前記フォーク命令を実行することにより前記プロセッサがスレッドをフォークする際に、フォークされた前記スレッドが前記プロセッサシステムを構成する複数の前記プロセッサのうちどの前記プロセッサで実行されるかを、前記負荷状態カウンタの値を参照することにより、前記スレッド管理手段が決定することを特徴とする前記プロセッサの制御方法を用いる。

【 0024】本発明のプロセッサ及びプロセッサシステムにおいて、本発明の第5のプロセッサの制御方法はスレッド確保命令を規定し、前記スレッド確保命令を実行することにより、前記プロセッサが前記スレッド管理手段を参照して前記スレッドをフォークすることが可能かどうかを確認し、可能である場合は前記スレッド管理手段内の前記負荷状態カウンタの値を増やすことを特徴とする前記プロセッサの制御方法を用いる。

#### [0025]

【 実施例】図1 は本発明によるプロセッサシステムの第 1 の実施例を示すブロック 構成図である。図1 において、プロセッサシステムは複数のプロセッサ1 0 1 から構成されており、プロセッサ1 0 1 は命令パイプライン 1 0 5 とフォークメッセージ生成装置1 0 4、フォークメッセージ記憶装置1 0 3 から構成される。フォークメッセージ生成装置1 0 4 とフォークメッセージ記憶装置 1 0 3 は、メッセージ伝達線1 0 6 によって接続されて 40 いる。自プロセッサ内のフォークメッセージ生成装置1 0 4 とフォークメッセージ記憶装置1 0 3 はメッセージ 伝達線1 0 7 により接続されている。

【 0026】はじめに本実施例においてスレッド生成を行なう場合の基本的な動作について説明する。プロセッサ101の命令パイプライン105が、スレッド生成のフォーク命令を実行すると、フォークメッセージ生成装置104によってフォークメッセージが生成され、メッセージ伝達線106を介して、フォークメッセージ内で指定されたプロセッサ101のフォークメッセージキュ 50

一記憶装置103に送られる。プロセッサ101は現在 実行しているスレッドの実行が終了もしくは中断した時 に、フォークメッセージ記憶装置103からフォークメ ッセージを取り出し、それに従って新たなスレッドの実 行を開始する。

【0027】次に、本実施例におけるスレッド管理手段121はプロセッサ毎の負荷情報カウンタ108から構成される負荷状態テーブル109と解読装置110から構成される。スレッド管理手段121は各プロセッサのスレッドの実行情報を実行情報伝達線112によって集めることによって、該当するプロセッサの負荷状態カウンタ108の値を更新する。全プロセッサの負荷情報は、負荷状態テーブル109を各プロセッサ101が負荷情報伝達線111を介して読み出すことによって調べることが可能である。プロセッサ101はこの情報を用いて、負荷の軽い他のプロセッサ101はこの情報を用いて、負荷の軽い他のプロセッサ101に対してスレッド生成を要求するフォーク命令を実行することにより、負荷分散を行なうことが可能である。

20 【 0028】なお、本実施例ではプロセッサ2個の並列システムについて図示したが、プロセッサ数は2個に限定するものではなく、これ以上のプロセッサがシステム中に存在する場合も同様である。

【0029】図2は、図1に示したプロセッサシステムの第1の実施例におけるスレッド管理手段についてその第2の実施例を示したブロック構成図である。本実施例は請求項2~4に対応するものである。図1においてスレッド管理手段221は第1の実施例におけるスレッド管理手段121に、負荷状態テーブル109の更新をロックするためのロック装置201を追加したものである。このロック装置201は、実行情報伝達線112を介した各プロセッサ101からの要求によって、負荷状態テーブル109の更新禁止と更新許可の設定を行なうことができる。更新禁止状態にある時は、更新禁止を要求した以外のプロセッサ101から負荷状態テーブル109を更新することはできなくなる。

【0030】請求項2では、プロセッサ101の命令にカウンタロック命令を加え、この命令を実行した場合には実行情報伝達線112にロック要求を出す。解説装置110はロック要求を解読した場合には、ロック装置201が既にロック状態にない場合には、ロック状態にセットするとともにID番号を記憶する。ただしID番号は、プロセッサ番号や命令によって指定した番号とする。既にロック状態にある場合には、このロック命令実行が失敗したという情報をロック要求を行なったプロセッサ101に返す。

【0031】 調求項3では、プロセッサ101の命令に カウンタアンロック命令を加え、この命令を実行した場 合には実行情報伝達線112にロック解除要求を出す。 解説装置110はロック解除命令を解説した場合には、

ロック装置201が既にロック状態にあり、ロックをかけたプロセッサとロック解除要求を行なったID番号が同一である場合には、ロック状態を解除する。これ以外の場合にはロック解除命令実行が失敗したという情報をロック解除要求を行なったプロセッサ101に返す。

【 0032】 請求項4では、プロセッサ101でフォークを行なう場合に、フォークの必要動作と請求項3のアンロック命令を同時に行なうフォーク命令を定義する。これにより、フォークを行なった時には、ロック解除命令を実行することなく、負荷状態テーブル109のロックを解除することが可能になる。

【0033】本実施例で説明したような機能を持つカウンタロック命令、カウンタアンロック命令、フォーク命令を用いることによって以下のような動作が可能になる。まず、カウンタロック命令を実行して負荷状態カウンタ109をロックし、その値を読み出す。この値を用いてフォークによってスレッド生成を行なうプロセッサを決定してフォークを行なう。このことにより負荷分散とデータ配置を考えた並列処理が可能となる。フォークを行なう場合には、フォーク時に自動的に負荷状態カウンタ109のロックが解除されるためアンロック命令を実行する必要はない。モニタの値によってはフォークを行なわない方が得策である場合も考えられるが、この場合にはアンロック命令を実行して、フォークを行なわないで逐次処理を行なう。

【 0034】図3は、図1に示したプロセッサシステムの第1の実施例におけるスレッド管理手段についてその第3の実施例を示したプロック構成図である。本実施例は請求項5によるプロセッサシステムの制御方法に対応するものである。本実施例において、スレッド管理手段 30321は図1に示したスレッド管理手段121に、加算器301、減算器302、選択装置303を追加したものである。

【0035】本実施例のスレッド管理手段321は、スレッドの実行開始実行を実行情報伝達線112によって受けとる。この情報は解説装置110によって解説され、そのプロセッサ101に対応する負荷情報カウンタ108の値を選ぶように選択装置303に指令を与える。加算器301によって、負荷状態カウンタ108の値に実行が開始されたスレッド数を加え、その値を負荷40状態カウンタ108の新しい値とする。同様に、スレッド実行終了情報が伝えられた場合には、減算器302を用いて該当するプロセッサの負荷情報カウンタ108を減ずる処理を行なう。

【 0036】負荷情報テーブル109の値は、負荷情報 伝達線111を介して各々のプロセッサが参照すること が可能である。これらの手段によって、システム中の全 てのプロセッサの負荷情報、スレッド 実行状態を各プロセッサが得ることが可能となる。

【0037】図4は、図1に示したプロセッサシステム 50

の第1 の実施例におけるスレッド管理手段についてその第4 の実施例を示したブロック構成図である。また、図5 は図4 に対応して、第1 の実施例におけるプロセッサに関してその第2 の実施例を示したブロック構成図である。これらの実施例は本発明の請求項6 によるプロセッサの制御方法に対応するものである。

【0038】図4において本実施例のスレッド管理手段421は図3に示した実施例におけるスレッド管理手段302に、フォーク可否決定装置401、負荷状態基準装置402を付加し、更に図2に示した実施例におけるスレッド管理手段221内のロック装置201を付加したものである。また、図5において、本実施例のプロセッサ501は図1に示した実施例におけるプロセッサ101にフォーク可否問い合わせ装置502を追加し、更に命令パイプライン102に逐次化機能を追加して命令パイプライン503にしたものである。

【0039】次に、これらの対応する実施例の動作を順 を追って説明する。命令パイプライン503においてフ オーク命令が実行されると、フォーク可否問い合わせ装 置502はスレッド管理手段121に対してフォーク可 否の問い合わせを情報伝達線403を介して行なう。ス レッド 管理手段121は、フォーク可否決定装置401 に対してプロセッサ501が指定したフォーク先のプロ セッサへのフォークの可否を問い合わせるとともに、負 荷状娘テーブル109の更新を禁止する。 フォーク 可否 決定装置401は、負荷状態テーブル109の値とフォ ーク可能な基準が示される負荷状態基準装置402の値 を比較することによって、フォークの可否を調べ、情報 伝達線404にその結果を流す。プロセッサ501には 情報伝達線404によってフォークの可否判断結果が伝 えられる。フォーク可能な場合にはフォークメッセージ 生成装置104によってフォークメッセージが生成され る。フォーク不可能な場合には、その情報が情報伝達線 504によって命令パイプライン503に伝えられる。 この場合、命令上はフォーク命令を実行したことになる が、命令パイプライン503上ではサブルーチンコール と同等に扱われ、自動的に逐次処理が行なわれる。これ らのことにより、フォークが不可能な場合でも、フォー ク命令によって自動的に逐次化可能となるため、命令パ イプライン503で実行されるプログラムコードは、フ オーク 前にフォークの可否判断やフォーク 失敗時の例外 処理について考慮する必要がなくなり、実行効率向上と コード サイズ減少が可能である。このように、本実施例 におけるフォーク命令は負荷状態に応じて自動的に逐次 化されるという 新しい制御方法を備えたフォーク命令で ある。

【 0040】図6 は、本発明によるプロセッサシステム の第2 の実施例を示すブロック構成図である。本実施例 は請求項7 のプロセッサの制御方法に対応する。

【0041】図6において、本実施例のプロセッサシス

14

テムは図1に示したプロセッサシステムの第1の実施例に準じているが、第1の実施例におけるスレッド管理手段121に、図2のロック機構201、図3の加算器301、減算器302、選択装置303を加え、更にフォーク命令によって新たに生成されるスレッドの生成先プロセッサ番号を決定する機構を加えてスレッド管理手段621としている。なお、生成先プロセッサ番号を決定する機構は、フォーク先決定装置601とフォーク命令調停装置602から構成される。なお、本実施例におけるフォーク命令は、自動逐次化を行なうフォーク命令でしたちらでも良い。

【0042】次に、本実施例の動作を順を追って説明す る。プロセッサ101の命令パイプライン105におい てフォーク命令が実行されると、フォーク先を指定しな いフォークメッセージをフォークメッセージ生成装置1 04 で生成し、スレッド 管理機構621 に情報伝達線6 05を用いて送る。フォークメッセージは命令調停装置 602で調停が行なわれ、フォーク 先決定装置601に 対してフォーク先決定要求を行なう。これとともに、フ ォーク 先決定を行なっている間、負荷状態テーブル10 9 の更新を禁止する。フォーク先決定装置6 0 1 は、各 プロセッサの負荷状態カウンタ108の値を比較するこ とによってフォーク先のプロセッサ番号を決定する。こ の結果を指定されたプロセッサ1 0 1 のフォークメッセ ージ記憶装置103に情報伝達線606を介して送ると ともに、該当するプロセッサの負荷状態カウンタ108 の値を加算する。これらの機構により、プロセッサはス レッド生成先の指定を行なうことなく、負荷分散を考慮 したスレッドフォーク命令を実行することが可能にな る。

【0043】図7は、本発明におけるプロセッサシステムの第3の実施例を示すプロック構成図である。本実施例は請求項8のプロセッサの制御方法に対応する。図7において、本実施例のプロセッサシステムは図1に示したプロセッサシステムの第1の実施例に準じているが、第1の実施例におけるスレッド管理手段121に、図2のロック機構201、図3の加算器301、減算器302、選択装置303を加え、更にスレッド確保命令によってスレッドをあらかじめ確保する機構を加えてスレッド管理手段721としている。なお、スレッドをあらか40じめ確保する機構は、スレッド確保判断装置701とスレッド確保命令調停装置702から構成される。

【0044】次に、本実施例の動作を順を追って説明する。プロセッサ731の命令パイプライン105においてスレッド確保命令が実行されると、スレッド管理機構721にスレッド確保要求を情報線703を用いて送る。スレッド確保要求メッセージは命令調停装置702で調停が行なわれ、スレッド確保判断装置701に対してスレッドが確保できるか問い合わせる。これとともに、問い合わせを行っている間、負荷情報テーブル10

9の更新を禁止する。スレッド確保判断装置701は、各プロセッサの負荷状態カウンタ108の値を比較することによってスレッド確保が可能か判断し、結果を情報源704に流すとともに、確保できる場合には該当するプロセッサの負荷情報カウンタ108の値を更新する。これにより、フォーク命令を実行する前にあらかじめスレッドを確保できるので、最適なフォークが可能となる。

#### [0045]

【 発明の効果】本発明によるプロセッサシステムにおいては、図1 の実施例に示したように、複数のプロセッサ間でスレッド管理手段を共有している。このスレッド管理手段は各プロセッサの負荷状態を監視する負荷状態カウンタを有しており、プロセッサがこの負荷状態カウンタをアクセスすることにより、以下のように効率的に動的な並列性のコントロールを行なうことができる。

【 0 0 4 6 】・カウンタロック命令とカウンタアンロック命令により、各プロセッサによる負荷状態カウンタの排他的なアクセスが可能になる。すなわち、カウンタロック命令によるあるプロセッサが負荷状態カウンタをロックした後これを参照し、負荷状態カウンタの値によって動的にフォークを行なうかどうかを決定するという動作が可能になる。フォークを行なわなかった場合は、カウンタアンロック命令により負荷状態カウンタのロックを解除する。このようにしてソフトウェア制御によって負荷状態に応じた並列性抽出を行なうことが可能となる。

【 0047 】・あるプロセッサに対応する負荷状態カウンタの値を、このプロセッサにスレッドがフォークされた際にこれを増加させ、このプロセッサがスレッドの実行を終了する際に減ずるようにすることで、簡単に負荷状態カウンタが動的な負荷状態を表すようにすることができる。

【 0048】・より高度なフォーク命令の機能として、フォーク命令が発行された際にスレッド管理手段を参照し、フォークが可能かどうかを負荷状態カウンタの値から判断し、フォークが不可能な場合は当該スレッドを自動的に逐次実行することにより、マルチスレッドによる並列処理をより高性能化することが可能となる。このようなフォーク命令による動作は、ソフトウェア制御ではなく、ハードウェア制御により負荷状態に応じた動的な並列性制御を行なっていることにあたる。

【 0049】・従来技術のフォーク命令は、スレッドをフォークする相手先のプロセッサを指定していた。本発明のスレッド管理手段を用いることにより、負荷状態の怪いプロセッサにスレッドをフォークするようにフォーク命令の制御方法を変更し、より柔軟な並列処理が可能となる。

【 0 0 5 0 】・あるスレッドをフォークする前に、その 50 スレッドのフォークが可能かどうかあらかじめ知ってお

いた方がプログラム実行上の効率が良くなる場合がある。スレッド確保命令によりスレッド管理手段をアクセスし、スレッドの実行が可能かどうか確認し、可能な場合はあらかじめ負荷状態カウンタの値を増加させ、その後に実際のフォーク命令を実行することにより、このような場合についても効率的なプログラミングが可能となる。なお、スレッド確保命令の後に用いられるフォーク命令については負荷状態カウンタの値を増加させる機能は必要ない。

【 0051】以上のように本発明によるプロセッサ及び 10 プロセッサシステムにより、簡便なハードウェアで動的 な並列性のコントロールを行ない、スレッドを用いた並 列処理を効率化することができる。

### 【図面の簡単な説明】

【 図1 】 本発明によるプロセッサ及びスレッド 管理手段 を含むプロセッサシステムの第1 の実施例を示すプロッ ク 榕成図である。

【 図2 】 スレッド 管理手段の第2 の実施例を示すプロック 構成図である。

【 図3 】 スレッド 管理手段の第3 の実施例を示すプロッ 20 ク 構成図である。

【 図4 】スレッド管理手段の第4 の実施例を示すブロック構成図である。

【 図5 】プロセッサの第2 の実施例を示すプロック 構成 図である。

【 図6 】プロセッサシステムの第2 の実施例を示すプロック構成図である。

【 図7 】プロセッサシステムの第3 の実施例を示すプロック構成図である。

【 図8 】従来技術のマルチスレッドアーキテクチャに基 30 づくプロセッサ及びプロセッサシステムの例を示すプロック構成図である。

### 【符号の説明】


- 101 プロセッサ
- 103 フォークメッセージ記憶装置
- 104 フォークメッセージ生成装置
- 105 命令パイプライン
- 106 メッセージ伝達線
- 107 メッセージ伝達線

- 108 負荷状態カウンタ
- 109 負荷状態テーブル
- 110 メッセージ解読装置

16

- 111 负荷情報伝達線
- 112 実行情報伝達線
- 121 スレッド 管理手段
- 201 ロック装置
- 221 スレッド管理手段
- 301 加算器
- 302 減算器
- 303 選択装置
- 321 スレッド管理手段
- 401 フォーク 可否決定装置
- 402 負荷状態基準装置
- 403 情報伝達線
- 404 情報伝達線
- 421 スレッド 管理手段
- 501 プロセッサ
- 502 フォーク可否問い合わせ装置
- 503 逐次化機能付命令パイプライン
- 504 情報伝達線
- 601 フォーク 先決定装置
- 602 フォーク命令調停装置
- 605 情報伝達線
- 606 情報伝達線
- 621 スレッド管理手段
- 631 プロセッサ
- 701 スレッド 確保判断装置
- 702 スレッド 確保命令調停装置
- 703 情報伝達線
- 704 情報伝達線
- 721 スレッド管理手段
- 731 プロセッサ
- 81 プロセッサ
- 83 フォークメッセージ記憶装置
- 84 フォークメッセージ生成装置
- 84 命令パイプライン
- 86 メッセージ伝達線

#### 【図2】



## 【図8】

